ディジタル回路II 練習問題

1. 入力された10進数1桁の数字が素数か判定する回路を設計する．数値は$A_3A_2A_1A_0$の4bitで扱う（例：$0\mathrm{d}2 = 0\mathrm{b}0010$）．入力が素数の場合，出力$F$は1を出力する．

(1) 表1の空欄に当てはまる数値を埋め完成させよ．

(2) 図1のカルノー図を埋め，論理式を作成せよ．簡単化できる場合は簡単化すること．

表1

数値	A_3	A_2	A_1	A_0	F
0	0	0	0	0	
1	0	0	0	1	
2	0	0	1	0	
3	0	0	1	1	
4	0	1	0	0	
5	0	1	0	1	
6	0	1	1	0	
7	0	1	1	1	
8	1	0	0	0	
9	1	0	0	1	

$A_3 \cdot A_2$ \ $A_1 \cdot A_0$	00	01	11	10
00				
01				
11				
10				

図1

$F =$ _____

(3) 回路図を作成せよ．

2. D-FFを用いたポジティブエッジ型JK-FFの設計を行う．Jをセット入力，Kをリセット入力とする．以下の問に答えよ．

(1) 表2を埋め励起表を完成させよ．0/1どちらでも良い場合はϕを用いること．

(2) 励起表から図2のカルノー図を完成させ，簡単化した論理式示せ．

(3) 図3にD-FFを用いたJK-FFの回路図を示せ．

表2

Q^t	Q^{t+1}	J	K	D
0	0			
0	1			
1	0			
1	1			

Q^t \ JK	00	01	11	10
0				
1				

図2（Dについて）

$D =$ _____



図3

5. FFについて，各設問のタイムチャートを作成せよ.

(1) JK-FF：図3の回路とし，初期値は$Q = 1$とする.



図4

(2) D-FF：ポジティブエッジ型とし，初期値は$Q = 0$とする.



図5

(3) 図6に3bitのシフトレジスタを示す．このシフトレジスタのタイムチャートについて，図7にQ_0～Q_2を埋め完成させよ． Q_0～Q_2の初期値は0とする．



図6



図7

ディジタル回路II 練習問題 解答

1. 入力された10進数1桁の数字が素数か判定する回路を設計する．数値は$A_3A_2A_1A_0$の4bitで扱う（例：0d2 = 0b0010）．入力が素数の場合，出力Fは1を出力する．

(1) 表1の空欄に当てはまる数値を埋め完成させよ．

(2) 図1のカルノー図を埋め，論理式を作成せよ．簡単化できる場合は簡単化すること．

表1

数値	A_3	A_2	A_1	A_0	F
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	1
3	0	0	1	1	1
4	0	1	0	0	0
5	0	1	0	1	1
6	0	1	1	0	0
7	0	1	1	1	1
8	1	0	0	0	0
9	1	0	0	1	0

$A_3 \cdot A_2$ \ $A_1 \cdot A_0$	00	01	11	10
00			1	1
01		1	1	
11				
10				

図1

$F =$ $\overline{A_3} \cdot A_2 \cdot A_0 + \overline{A_3} \cdot \overline{A_2} \cdot A_1$

(3) 回路図を作成せよ．



5. FFについて，各設問のタイムチャートを作成せよ.

(1) JK-FF：図3の回路とし，初期値は$Q = 1$とする.



図5

(2) D-FF：ポジティブエッジ型とし，初期値は$Q = 0$とする.



図6

(3) 図7に3bitのシフトレジスタを示す．このシフトレジスタのタイムチャートについて，図8にQ_0～Q_2を埋め完成させよ． Q_0～Q_2の初期値は0とする．



図7



図8

6. D-FFを用いたポジティブエッジ型JK-FFの設計を行う．Jをセット入力，Kをリセット入力とする．以下の問に答えよ．

(1) 表5を埋め励起表を完成させよ．0/1どちらでも良い場合はϕを用いること．

(2) 励起表から図9のカルノー図を完成させ，簡単化した論理式示せ．

(3) 図10にD-FFを用いたJK-FFの回路図を示せ．

表5

Q^t	Q^{t+1}	J	K	D
0	0	0	ϕ	0
0	1	1	ϕ	1
1	0	ϕ	1	0
1	1	ϕ	0	1

Q^t \ JK	00	01	11	10
0			1	1
1	1			1

図9（Dについて）

$D =$ $J \cdot \overline{Q^t} + \overline{K} \cdot Q^t$



図10